Как производится синтез комбинационных устройств?

Синтез комбинационных устройств на примере преобразователя из прямого кода в дополнительный


Вся окружающая нас электроника состоит из отдельных микросхем, более сложная электроника – из построенных на их основе функциональных блоков.
На данном этапе компьютеры буквально создают сами себя, стало невозможно синтезировать даже самый простой микропроцессор без применения вычислительного устройства.
Но что же все-таки лежит в основе самой микросхемы? Как создать простейшее цифровое устройство с требуемой выходной функцией?
Под катом — пример синтеза устройства со всей необходимой теорией.

Немного теории

Все элементарные цифровые устройства (ЦУ) делятся на комбинационные и последовательностные. В комбинационных ЦУ выходные сигналы однозначно определяются комбинацией входных сигналов, действующих в данный момент. Выходные сигналы (функции) последовательностных ЦУ определяются последовательностью изменения входных сигналов (координат).
В основе практически всех цифровых микросхем лежат простейшие логические элементы И, ИЛИ, НЕ. Естественно, что вариантов реализации ЦУ может быть очень много, в зависимости от комбинаций составных элементарных логических элементов. Поэтому оговоримся заранее, что синтез будем производить в базисе И-НЕ, т.е. используем в ходе построения ЦУ только этот элемент.
Думаю, что аудитория Хабра знает основы алгебры логики. Приведу только парочку формул:

Постановка задачи

В данной статье рассмотрим пример синтеза последовательностного ЦУ. В качестве примера возьмем преобразователь из прямого кода в дополнительный (для трехразрядного кода).
Дополнительный код числа образуется путем прибавления 1 к младшему разряду инвертированного числа. Например, имеем число А = 10110 (старший разряд слева). Тогда обратный код для А — 01001, а дополнительный — 01010.

Синтез устройства

Для начала составим таблицу истинности.
Обозначения: х — входные сигналы, у — выходные. Индекс «1» — у младшего бита.

Теперь необходимо выразить выходные сигналы в зависимости от входных с помощью простейших логических функций (по условию задания, будем пользоваться базисом И-НЕ).
Чаще всего используют две формы записи — совершенную дизъюнктивную нормальной форму (СДНФ) и совершенную конъюнктивную нормальную форму (СКНФ).
В первом случае, каждому набору переменных из таблицы истинности ставится в соответствие минтерм — логическое произведение всех переменных, которые входят в прямом виде, если значение переменной равно 1, или в инверсном виде, если значение переменной равно 0. Любую логическую функцию можно представить в виде логической суммы минтермов, соответствующих единичным наборам переменных (наборам, при которых логическая функция принимает значение 1). Такое представление и называется СДНФ. Для реализации ЦУ в базисе И-НЕ целесообразно представлять выходную функцию именно в виде СДНФ.
В случае СКНФ все прямо противоположно. Функция представляется в виде логического произведения макстермов. Макстерм — логическая сумма всех переменных, которые входят в прямом виде, если значение переменной равно 0, или в инверсном виде, если значение переменной равно 1.

Запишем выходную функцию y1 в виде СДНФ:

Карты Карно

Видно, что выражение получилось достаточно длинным. Его можно упростить, применяя правила поглощения и склеивания. Для того, чтобы не делать лишних действий, можно сразу получить минимизированную функцию. Для этого можно применить метод карт Карно.
Карта представляет собой таблицу, каждая клетка которой соответствует одному из наборов таблицы истинности. Для логической функции трех переменных карта Карно представляет собой два горизонтальных ряда по четыре клетки. Смысл применения карт Карно определяется специально выбранным порядком нумерации клеток, при котором любой соседней паре клеток с единицами или нулями по горизонтали или вертикали соответствуют склеивающиеся слагаемые или сомножители формулы. Если структурная формула получается на основе СДНФ, то учитываются только клетки карты, определяющие единичные наборы. (В случае СКНФ — нулевые).
Соседние клетки карты с единицами или нулями объединяются в группу. При объединении пользуются следующими правилами:
1) соседними являются не только клетки, расположенные рядом по горизонтали и вертикали, но и клетки на противоположных краницах карты;
2) клетки могут объединяться по 2, по 4, по 8 и т.д.;
3) одна и та же клетка может входить в несколько групп;
4) минимизированная структурная формула записывается на основе наименьшей совокупности групп, которая захватывает (покрывает) все либо единичные (если используется СДНФ), либо нулевые (СКНФ) клетки.
В первом случае структурная формула предстваляет собой логическую сумму, каждое из слагаемых которой соответствует одной из групп карты. При этом в каждое слагаемое входят лишь те переменные, которые не меняют своего значения в наборах, соответствующих объединенным клеткам. Во втором случае в группы объединяют нулевые клетки, минимизированная структурная формула представляет собой логическое произведение, каждый сомножитель которого записывается на основе группы карты.
Далее будем указывать в наших картах только единичные наборы. «Нулевые» клетки будем оставлять пустыми.

Пора уже начинать…

Итак, приступим к синтезу нашего устройства, руководствуясь вышеизложенной теорией.
Для начала составим карты Карно для всех выходных функций (их у нас три, как и входных). Кружочком помечены клетки, объединяемые в одну группу. Обратите внимание, суммируем произведения неизменяющихся (в данной группе )входных сигналов с соответствующим логическим уровнем. Количесвто слагаемых равно количеству групп-объединений. В первой карте объединены 2-я и 3-я клетки, а также 3-я и 4-я. Во второй — 2-я и 6-я, а также 4-я и 8-я. В третьей карте в одну группу объединены 2, 3, 6, 7-я клетки.
Далее справа записываем в соответствии с правилами объединения клеток минимизированные выходные функции. Т.к. нам нужно получить их в определенном базисе, применяем алгебру логики, а именно формулы (1) и (2) и выражаем функции через входные переменные.

Теперь можем синтезировать наше ЦУ по полученным функциям:

Получили готовое цифровое устройство —преобразователь трехразрядного кода из прямого в дополнительный.

Тема 7. Комбинационные цифровые устройства

Устройство называют комбинационным, если его выходные сигналы в некоторый момент времени однозначно определяются входными сигналами, имеющими место в этот момент времени.
Комбинационные цифровые устройства (КЦУ) не содержат элементов памяти. Простейшим КЦУ является конъюнктор.

Синтез комбинационных цифровых устройств

В процессе проектирования любого устройства приходится выполнять ряд действий, которые могут быть отнесены к задачам синтеза.
Синтез КЦУ предусматривает построение структурной схемы устройства, т. е. определение состава необходимых логических элементов и соединения между ними, при которых обеспечивается преобразование входных цифровых сигналов в выходные в соответствии с заданными условиями работы устройства. В процессе синтеза обычно подразумевается необходимость минимизации затрат на реализацию устройства.
Рассмотрим поэтапный синтез КЦУ с одним выходом.
Этап 1. Запись условий функционирования КЦУ. Как отмечалось ранее, эти условия могут быть заданы словесно, с помощью таблиц истинности или булевых выражений. Например, требуется синтезировать на элементах И — НЕ КЦУ на три входа, выходной сигнал которого совпадает с большинством входных сигналов (мажоритарный элемент). Это словесное описание условий функционирования требуемого КЦУ. Ему соответствует таблица истинности:

Этап 2. Запись и минимизация булева выражения обычно производится на основе таблиц истинности. Если условия на этапе 1 заданны словесно, то на их основе предварительно составляется таблица истинности. Если булево выражение уже имеется на этапе 1, то выполняется его минимизация. В процессе минимизации широко используется преобразования с помощью соотношения булевой алгебры.
По таблице истинности записываем булево выражение (логическую функцию):
y=x3•x2•x1+x3•x2•x1+x3•x2•x1+x3•x2•x1
Минимизацию логической функции осуществим с использованием основных теорем алгебры логики.
Добавим к данной функции два слагаемых, которое уже есть в данной функции, используя правило: х + х + х = х.
y=x3•x2•x1+x3•x2•x1+x3•x2•x1+x3•x2•x1+x3•x2•x1+x3•x2•x1 Применим метод склеивания: х1 • x2 + x1•x2 = x2
y = x2•x1 + x3•x1 + x3•x2
В результате получили упрощённое минимизированное выражение.
Этап 3. Запись минимизированной структурной формулы в заданном базисе. Так как реализация КЦУ на ИС предусматривает широкое использование элементов И — НЕ, ИЛИ — НЕ, И — ИЛИ — НЕ, то часто возникает необходимость соответствующих преобразований структурных формул с учётом заданной элементной базы.
Для перехода к заданному базису И — НЕ поставим два знака инверсии над правой частью формулы и применим к ней правило де Моргана. В результате получим структурную формулу в следующем виде:

Этап 4. составления структурной схемы, т. е. изображения нужных логических элементов и связей между ними.
Структурная схема синтезированного КЦУ приведена на рисунке:

Типовые комбинационные цифровые устройства.

При построении сложных устройств широко применяются не только отдельные логические элементы, реализующие элементарные булевы функции, но и их комбинации в виде типовых структур, выполняемых как единое целое в виде интегральных микросхем. На входе таких структур могут подаваться информационные логические сигналы и сигналы управления. Последние могут определять, например, порядок передачи информационных входных сигналов на выход или играть роль сигналов синхронизации. Во многих случаях, особенно при использовании в устройствах выходных цепей с тремя состояниями, в качестве сигналов синхронизации выступают сигналы » Выбор микросхемы» (CS). Наличие активного значения такого сигнала управления (в одних микросхемах это логический нуль, в других — логическая единица) разрешает устройству выполнение заданных функций, отсутствие его переводит схему в » невыбранное» состояние, при котором она обрабатывает информацию, а её выходы отключены от нагрузки. Внутренняя структура КЦУ часто приводится в справочниках. Для разработчика важно знать таблицу истинности, принцип преобразования входных сигналов в выходные.

Мультиплексоры и демультиплексоры

Мультиплексором называются комбинационные устройство, обеспечивающее передачу в желаемом порядке цифровой информации, поступающей по нескольким входам на один выход. Мультиплексоры обозначают через MUX (от англ. multiplexor), а также через MS (от англ. Multiplexor selector). Схематически мультиплексор можно изобразить в виде коммутатора, обеспечивающего подключение одного из нескольких входов (их называют информационными) к одному выходу устройства. Кроме информационных входов в мультиплексоре имеются адресные входы и, как правило, разрешающие (стробирующие). Сигналы на адресных входах определяют, какой конкретно информационный канал подключен к выходу. Если между числом информационных входов n и число адресных входов m действуют соотношение n =2m, то такой мультиплексор называют полным. Если n<2m, то мультиплексор называют неполным.
Рассмотрим функционирование двухвходового мультиплексора (2 → 1), который условно изображён в виде коммутатора, а состояние его входов Х1, Х2 и выхода Y приведено в таблице:

Исходя из таблицы, можно записать следующее уравнение: Y = X1 • A + X2 • A,
Реализация такого устройства и его УГО приведены ниже:

Количество мультиплексируемых входов называется количеством каналов мультиплексора, а количество выходов называется числом разрядов мультиплексора.
Число каналов мультиплексоров, входящих в стандартные серии, составляет от 2 до 16, а число разрядов — от 1 до 4, при чём чем больше каналов имеет мультиплексор, тем меньше у него разрядов.
Управление работой мультиплексора (выбор номера канала) осуществляется с помощью входного кода адреса. Например, для 4 — канального мультиплексора необходим 2 — разрядный управляющий (адресный) код, а для 16 — канального — 4 разрядный код. Разряды кода обозначаются 1, 2, 4, 8 или А0, А1, A2, А3. Мультиплексоры бывают с выходом 2С и с выходом 3С. Выходы мультиплексоров бывают прямыми и инверсивными. Выход 3С позволяет объединить выходы мультиплексоров с выходами других микросхем, а также получать двунаправленные и мультиплексированные линии.
УГО мультиплексора, имеющего 8 информационных входов, 3 адресных входа, вход разрешения V, и два выхода (прямой инверсный) показано на рисунке:

При V = 1 мультиплексор блокируется.
Вход разрешения V используется для расширения функциональных возможностей мультиплексора, например, позволяет увеличивать число коммутируемых информационных входов:

Два 8 — канальных мультиплексора объединены в 16 — ти канальный. Старший разряд А3 выбирает один из 2 — ух мультиплексоров.
Расширение разрядности мультиплексоров в общем случае реализуется их каскадным включением:

Здесь » Мультиплексорное дерево» содержит четыре четырёхвходовых мультиплексора MUX1 — MUX4 c запараллеленными адресными входами А0, А1, которыми одновременно выбирается один из входов всех четырёх элементов, а мультиплексор MUX5 кодом на адресных входах А2, А3 выбирает один из выходов Y0 — Y3. Таким образом, четырёхразрядный код на входах А0 — А3соединяется с входом только один из 16 входов (16 =24) D0 — D15.
Демультиплексором называют устройство, в котором сигналы с одного информационного входа поступают в желаемой последовательности по нескольким выходам в зависимости от кода на адресных шинах. Таким образом, демультиплексор в функциональном отношении противоположен мультиплексору. Демультиплексоры обозначают через DMX или DMS:

При использовании КМОП — технологии можно построить двунаправленные ключи, которые обладают возможностью пропускать ток в обоих направлениях и передавать не только цифровые, но и аналоговые сигналы. Благодаря этому можно строить мультиплексоры — демультиплексоры, которые могут использоваться либо как мультиплексоры, либо как демультиплексоры. Мультиплексоры — демультиплексоры обозначаются через MX.

Шифраторы (кодеры) и дешифраторы (декодеры)

Шифратор — это комбинационное устройство, преобразующее десятичные числа в двоичную систему счисления, причём каждому входу может быть поставлено в соответствие десятичное число, а набор выходных логических сигналов соответствует определённому двоичному коду. Шифратор иногда называют » кодером» (от англ. Coder) и используют, например, для перевода десятичных чисел, набранных на клавиатуре.
Функции шифратора показаны на рисунке:

УГО и таблица истинности шифратора приведены на рисунке:

Из таблицы видно, что на выходах 1, 2, 4, 8, формируется двоичный код номера входной линии (x0, х1…… x9), на которую приходит входной сигнал. Одновременное поступление нескольких входных сигналов приводит к неопределённости на выходах.
Дешифратором называется комбинационное устройство, преобразующее n — разрядный двоичный код в логический сигнал, появляющийся на том выходе, десятичный номер которого соответствует двоичному коду. Функции дешифратора показан на рисунке:

УГО и таблица истинности дешифратора показаны на рисунке:

Активным всегда являются только один выход. Легко заметить, что активируется тот выход, адрес которого установлен на входах.
Дешифраторы широко используются в цифровой аппаратуре.

Аналоговый коммутатор с цифровым управлением

Аналоговый коммутатор служит для последовательной обработки аналоговых сигналов.
Схема и УГО аналогового коммутатора показаны на рисунке:

Аналоговый коммутатор содержит ключи, на вход каждого из которых (Д0, Д1…Д7) действует напряжение аналогового сигнала. Управление ключами производится дешифратором, на входы которого поступает цифровой код.
Для коммутации на выход линии D0 на адресных входах устанавливают код À0 = 0, À1 = 0, À2 = 0, для аналогичного соединения линии D1 — код = 0, = 0, = 0 и т. д.
Для периодического опроса источников сигналов адресные входы коммутатора подключают к выходам счётчика, на которых циклически изменится код при поступлении входных импульсов.

Мультиплексоры — демультиплексоры

При использовании КМОП — технологии можно построить двунаправленные ключи, которые обладают возможностью пропускать ток в обоих направлениях:

Сопротивление КМОП — транзистора в открытом состоянии составляет от 10 Ом до 1 кОм, сопротивление в закрытом состоянии ограничивается токами утечки, которые составляют 0,1…. 100 нА, время включения ключа составляет 3….5 нс.
Двунаправленные ключи могут передавать цифровые и аналоговые сигналы. Благодаря этому можно строить мультиплексоры — демультиплексоры:

Показанная на рисунке микросхема содержит два четырёхвходовых мультиплексора, которые могут использоваться как демультиплексоры (МХ — ДМХ). На схемах они обозначаются буквами МХ.
Микросхема содержит один общий инверсный вход Е разрешения (стробирования) и два общих адресных входа 1 и 2.
При логической 1 на входе разрешения выходы отключаются от информационных входов и переходят в высокоипедансное состояние.
При активизации входа разрешения, т. е. при подаче на него логического 0, происходит соединение одного из информационных входов (в соответствии с кодом на адресных входах) с выходом микросхемы. Поскольку это состояние происходит при помощи двунаправленных ключей на КМОП — транзисторах, то сигнал может передаваться как со входов на выход (режим мультиплексора), так и с выхода на входы ( режим демультиплексора). Кроме того, передаваемый сигнал может быть как аналоговым, так и цифровым.

Преобразователи кодов

Преобразователи кодов служат для преобразования входных двоичных кодов в выходные двоично— десятичные и наоборот. Находят применение в схемах многоразрядной десятичной индикации. На схемах обозначаются буквами X/Y. Например, микросхема к155пп5 представляет преобразователь двоично-десятичного кода, в код семисегментного индексатора:

1, 2, 4, 8 — информационные входы.
1, 2, 3, 4, 5, 6, 7 — выходы для управления светодиодной матрицей (показана справа)
Вход Е используется либо для осуществления индикации (подачей на него логического 0), либо для гашения индикатора (подачей на него логической 1). Микросхема имеет выход ОК. Работа преобразователя осуществляется в соответствии с таблицей истинности:

Сегмент светится, если на него подаётся логическая 1.

Цифровые компараторы (компараторы кодов)

Цифровые компараторы выполняют сравнение двух чисел, заданных в двоичном коде. Они могут определять равенство двух двоичных чисел А и В с одинаковым количеством разрядов либо вид неравенства А > В или А < В. Цифровые компараторы имеют три выхода: Fa > b, Fa = b, Fa < b. Таблица истинности одноразрядного компаратора приведены ниже:

По известным правилам можно записать логические функции, характеризующие соотношение одноразрядных чисел а и в:
Fa > b = а • b
Fa = b = аb +ab
Fa < b = ab
Схема одноразрядного компаратора, реализующая приведённые функции, показана ниже:

Цифровые компараторы выпускают в виде микросхем. Код микросхем в отечественных сериях — СП. На схемах компараторы кодов обозначаются символами равенства: «= =»
Например, четырёхразрядный компаратор кодов имеет два варианта обозначения:

Помимо восьми входов для сравниваемых кодов (двух четырёхразрядных кодов, обозначаемых А0…A3 и В0…В3) компаратор имеет три управляющих входа для наращивания разрядности (А > В, А < В, А = В) и три выхода результирующих сигналов (А > В, А < В, А = В). Для удобства на схемах управляющие входы и выходы иногда обозначают просто «>», «<» и «=». Нулевые разряды кодов (А0 и В0) — младшие, третьи разряды (А3 и В3) — старшие.
Если используется одиночная микросхема, то для её правильной работы достаточно подать единицу на вход А = В, а состояния входов А < В и А > В не важны: на них можно подать как нуль, так и единицу. Назначение выходов понятно из их названия, а полярность выходных сигналов положительная (активный уровень — единица). Если микросхема компараторов кодов каскадируются (объединяются) для увеличения числа разрядов сравниваемых кодов, то выходные сигналы микросхемы, обрабатывающей младшие разряды кода, нужно подать на одноимённые входы микросхемы, обрабатывающей старшие разряды кода:

Сумматоры

Сумматоры — это комбинационные устройства, предназначенные для сложения двух входных двоичных кодов. Например, арифметическая сумма кодов 0111 (число 7) и 0101 (число 5) равна 1100 (число 12). Арифметическая сумма кодов 1101 (число 13) и 0110 (число 6) равна 10011 (число 19), т. е. сумма двух двоичных чисел с числом разрядов n может иметь результат с числом разрядов n + 1. Этот дополнительный (старший) разряд называется выходом переноса (Р). На схемах сумматоры обозначаются буквами SM. Микросхемы сумматоров кодируются буквами ИМ.
Рассмотрим таблицу истинности сложения двух одноразрядных двоичных чисел без учёта переноса:

A B S
0 0 0
0 1 1
1 0 1
1 1 0

Запишем логическую функцию:
S =AB+AB
Устройство, реализующее эту функцию, называется » исключающее ИЛИ»:

Схема не информирует о бите переноса.
Рассмотрим сложение двух одноразрядных двоичных чисел, для чего составим таблицу сложения (таблицу истинности), в которой отразим значение входных чисел А и В, значение результата суммирования S и значения переноса в старший разряд Р:

A B P S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0

Работа устройства, реализующего таблицу истинности, описывается следующими уравнениями: S = AB+AB и Р = АВ
Устройство, реализующего таблицу истинности, содержит » исключающие ИЛИ» и конъюнктор » И»

Это устройство называется полусумматором и изображается в виде:

Устройства называются полусумматором, т. к. имеет только два входа и не воспринимается сигнал переноса от других микросхем. Он используется только в младшем разряде.
Рассмотрим сложение двух одноразрядных двоичных чисел с учётом бита переноса от других микросхем:

Это устройство называется одноразрядным сумматором и имеет следующее условное графическое обозначение:

Сумматоры бывают одноразрядные (для суммирования двух одноразрядных чисел) двухразрядные (суммируют двухразрядные числа) и четырёхразрядные (суммируют четырёхразрядные числа). Чаще всего применяют 4 — х разрядные:

Вход С (вход расширения) для объединения нескольких сумматоров с целью увеличения разрядности:

Структурный синтез комбинационных устройств

  • Структурный синтез комбинационных устройств

    Постановка задачи На основе правил работы комбинационного устройства необходимо построить структурную (логическую) схему минимальной сложности из логических элементов заданного базиса. Структурная схема представляет собой графическое изображение требуемых логических элементов и необходимых соединений…
    (Информатика)

  • Постановка задачи. На основе правил работы комбинационного устройства необходимо построить структурную (логическую) схему минимальной сложности из логических элементов заданного базиса. Структурная схема представляет собой графическое изображение требуемых логических элементов и необходимых соединений…
    (ЭЛЕКТРОТЕХНИКА И ЭЛЕКТРОНИКА)
  • Структурный синтез статической характеристики измерительного устройства

    Погрешность приближения (6.4) (в том числе и та, которая имеет место при оптимальных значениях параметров ИУ) может превышать допустимую погрешность. В этом случае для достижения заданной точности измерений используют включение дополнительного корректирующего звена (КЗ), нужным образом изменяющего…
    (ОСНОВЫ ПРОЕКТИРОВАНИЯ ПРИБОРОВ И СИСТЕМ)

  • Структурный синтез передаточной функции измерительного устройства

    Часто изменение параметров измерительного устройства нежелательно или даже невозможно. В этих случаях выполнение требований может достигаться введением в прибор специального корректирующего звена. Выбор схемы и параметров этого звена подчиняют требованиям к динамическим характеристикам ИУ. Аналоговая…
    (ОСНОВЫ ПРОЕКТИРОВАНИЯ ПРИБОРОВ И СИСТЕМ)

  • Начальные сведения о комбинационных устройствах

    Способы представления и описания комбинационных устройств Рассмотрим их. Графический способ Комбинационное устройство можно представить в виде многополюсника (рис. 3.2), с М входами, на которые подаются сигналы Хт (т = 0,…, М – 1), и N выходами, с которых…
    (Информатика)

  • Способы представления и описания комбинационных устройств

    Рассмотрим их. Графический способ Комбинационное устройство можно представить в виде многополюсника (рис. 3.2), с М входами, на которые подаются сигналы Хт (т = 0,…, М – 1), и N выходами, с которых снимаются сигналы Yn (п = 0, …, IV- 1). Такой…
    (Информатика)

  • О функциональных возможностях комбинационных устройств

    Комбинационное устройство можно рассматривать как устройство, выполняющее некоторую логическую операцию над входными сигналами Хм_,,…, Хт,…, Х0, в результате которой на его п-м выходе формируется выходной сигнал в виде логической функции Уи = Fn(XM…
    (Информатика)

  • Формальный аппарат структурного синтеза действенной экономической системы

    Формализация описаний и общая схема решения задачи синтеза структуры действенной экономической системы Формальный аппарат оптимизации структурного построения сложной системы до сих пор в окончательном виде не разработан. Вместе с тем определенным шагом в решении данной проблемы стал программно-целевой…
    (ТЕОРИЯ ОРГАНИЗАЦИИ)

  • Структурный синтез программ

    В этом параграфе рассматривается развернутый пример синтеза программ, относящийся к пограничному случаю между дедуктивными и утилитарными методами синтеза программ. Этот пример имеет долгую историю и очень поучителен. Идеи данного метода находят широкое применение и в настоящее время. Предпосылки…
    (СИМВОЛИЧЕСКИЙ ИСКУССТВЕННЫЙ ИНТЕЛЛЕКТ: МАТЕМАТИЧЕСКИЕ ОСНОВЫ ПРЕДСТАВЛЕНИЯ ЗНАНИЙ)

Синтез логических устройств

Различают комбинационные и последовательностные логические устройства.

В комбинационных логических устройствах значения выходных сигналов зависят только от комбинации входных сигналов в данный момент времени.

В последовательностных логических устройствах выходные сигналы зависят от значений входных сигналов не только в данный, но и в предыдущие моменты времени. В состав этих устройств обязательно входят элементы памяти — триггеры. Различают несколько видов триггеров в зависимости оттого, какую элементарную функцию памяти они реализуют.

При разработке логического устройства сначала формулируют словесное описание алгоритма его действия. Затем составляют удовлетворяющую этому описанию логическую функцию (выполняют абстрактный синтез) и далее разрабатывают структурную логическую схему устройства (производят структурный синтез).

В процессе абстрактного синтеза осуществляется переход от словесного описания технологического процесса (его нормального хода и аварийных ситуаций) к составлению алгоритма функционирования в виде таблицы, циклограммы, графика и т. п. Для составления логического алгоритма управления необходимо иметь полную информацию о технологическом процессе, каждой технологической операции, применяемом оборудовании. На этой стадии уточняют последовательность операций и необходимые временные задержки для всех режимов работы объекта управления, определяют параметры, подлежащие контролю и учету в ходе ТП; формулируют требования со стороны управляемого объекта к логическому устройству. Эти требования представляют в виде значений двоичных сигналов, которые должны подаваться на исполнительные устройства системы управления в зависимости от состояния управляемого объекта.

Циклограмма представляет собой ряд горизонтальных строк, число которых равно числу входов и выходов логического устройства. Включенное состояние элемента обозначают на строке штриховкой. Вертикальными линиями со стрелками на циклограммах обозначают передачу управления, т.е. причинно-следственные связи между командными, оповестительными устройствами и исполнительными механизмами.

В процессе структурного синтеза производится переход от логической функции, описывающей алгоритм функционирования, к структурной схеме логического устройства.

Однако прежде чем приступить к разработке схемы, необходимо попытаться упростить исходную логическую функцию до максимально простого вида. Для упрощения логических функций комбинационных устройств используют булеву алгебру, а для анализа логических функций, описывающих действие последовательностных логических устройств, — теорию конечных автоматов.

На основе структурной схемы логического устройства разрабатывают его принципиальную схему с использованием конкретной элементной базы, например в базисе ИЛИ —НЕ или базисе И-НЕ.

Завершающий этап создания схемы логического устройства — это разработка и согласование его узлов связи с оператором и управляемым объектом, выполнение защиты от помех и т.п.

Пример. Резервуар, из которого непрерывно вытекает вода, наполняется автоматически по трубопроводу, на котором установлен электромагнитный вентиль. Требуется, чтобы вентиль открывался, когда уровень воды становится ниже местоположения датчика нижнего уровня, и закрывался, когда уровень достигает верхнего уровня, контролируемого другим датчиком.

Сигнал от первого датчика обозначим х,, сигнал от второго датчика — х2, а сигнал к вентилю от логического устройства — у.

Пусть Х| = 1 при уровне воды h > hn и х, = 0 при h Лв; х2 = 1 при И > /?„ и х2 = 0 при h Hy= 1 соответствует открытому вентилю, а у, = 0 — закрытому вентилю.

Предположим, что непрерывно повторяются одинаковые циклы: наполнение—расход. Для синтеза логического устройства рассмотрим один такой цикл. В этом цикле выделяются четыре такта:

  • 1- й такт — уровень воды ниже /гн, вентиль открыт, резервуар наполняется;
  • 2- й такт — уровень выше Лн, но ниже Лв, вентиль открыт, резервуар наполняется;
  • 3- й такт — уровень превысил Л„, вентиль закрыт, жидкость расходуется, уровень понижается;
  • 4- й такт — уровень ниже Лв, но выше Лн, вентиль закрыт, уровень понижается.

Указанная последовательность изменения состояний входных х и выходных у переменных в системе отражена в табл. 13.5.

Здесь выходная переменная у принимает разные значения при одинаковых значениях входных переменных в тактах 2 и 4, но при разных значениях этих переменных в предшествующих тактах 1 и 3, что характерно для последовательного автомата. Для «запоминания» предыдущего такта вводится дополнительная логическая

Таблица 13.5

Исходная таблица состояний переменных

Такты

*

*2

У

Таблица 13.6

Преобразованная таблица состояний переменных

Такт

*i

*2

У

переменная z = У, — , значение которой формируется элементом памяти и равно значению выходной переменной в предыдущем такте. В этом случае вид исходной таблицы состояний переменных изменится (табл. 13.6).

Преобразованная таблица состояний является формой представления алгоритма функционирования последовательностного логического устройства и служит основой для проведения следующих этапов синтеза устройства.

Под синтезом логических устройств понимается переход от логической функции, заданной любым способом, к электрической схеме, реализующей эту функцию.

Если исходная логическая функция задана в виде таблицы, то синтез начинается с алгебраической записи функции, которая может быть представлена в двух вариантах – совершенной нормальной дизъюнктивной форме (СДНФ) или совершенной конъюнктивной нормальной форме (СКНФ).

Получение СДНФ покажем на примере некоторой логической функции трех переменных, заданной таблицей истинности (табл. 2.1). Для каждого набора переменных, где функция принимает значение 1, в данном случае это наборы № 1, 3, 5, 7, записывается логическое произведение аргументов (минтерм), причем если аргумент имеет значение 0, то в произведении берется его отрицание. Так, для n=1 можно записать, что , для n = 3 и т. д. Полученные таким образом произведения объединены логическим сложением. В результате для функции по табл. 2.1 получим СДНФ в виде

. (2.1)

Электрическая схема, реализующая функцию (2.1), должна содержать два элемента НЕ, четыре трехвходовых элемента И и один четырехвходовый элемент ИЛИ (рис. 2.11).

Рис. 2.11. Электрическая схема, реализующая логическую функцию,
заданную табл. 2.1

Для замены в СКНД используются наборы переменных, где функция принимает значение «0». В данном случае это набор с номерами 0, 2, 4, 6. Для этих наборов записывается сумма аргументов, причем если аргумент имеет значение 0, то записывается сам аргумент, а если 1 – его отрицание. Полученные таким образом суммы (макстермы) объединяются логическим умножением. Для рассматриваемой функции по табл. 2.1 получим логическое уравнение в СКНФ форме в виде

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *